Chiplet,面临五大障碍

日期:2023-11-21 13:20:09 作者:kunshan 浏览量:36

  介绍  


探索半导体设计的前沿领域——chiplet(芯粒技术)。作为扩展复杂芯片和摆脱芯片光罩尺度限制(reticle limitation)的革命性解决方案,芯粒技术的应用引起了整个行业的关注。


在这篇文章中,我们将深入探讨阻碍芯粒技术广泛应用的五大挑战,以及业界如何克服这些挑战,充分释放这项变革性技术的潜力。


什么是Chiplet?


芯粒是在集成电路中执行特定功能的小型半导体裸片(小芯片)。与创建单一的芯片来处理所有功能的传统芯片不同,芯粒技术把不同的元件或功能分解到不同的小芯片中。


这些芯粒可以独立设计、制造和测试,为半导体开发提供了灵活性和可扩展性。


为何认为Chiplet是未来的趋势?


芯粒技术被认为是半导体设计的未来,原因有以下几点:


可扩展性:芯粒技术提供了一种可扩展的解决方案,克服了半导体制造中芯片光罩尺度所带来的限制。设计人员可以使用多个芯粒来创建一个可扩展的架构,其中每个芯粒都专门用于特定任务,而不是去突破单个大型芯片的界限。


灵活性:芯粒技术提供了一种模块化的芯片设计方法,允许设计人员根据具体要求匹配和组合不同的组件。这种灵活性使设计人员能够根据从消费电子到数据中心等不同应用的需要,量身定制解决方案。


上市时间:独立开发更小的芯粒有可能缩短产品的上市时间。它允许并行开发不同的组件,从而简化了整体设计和制造流程。


成本效益:芯粒技术允许在各种产品中重复使用标准化芯片组设计,从而有助于节约成本。此外,芯粒技术的模块化特性使公司能够专注于优化单个的芯粒的生产,从而提高良品率并降低总体制造成本。


性能优化:芯粒提供了一种优化性能的途径,即为专门任务定制特定芯粒。这种专业化设计可带来更高效、更省电的设计,从而提高系统的整体性能。


采用芯粒技术的五大障碍


晶圆管理:效率最大化和成本最小化


采用芯粒技术的基本挑战之一是复杂的晶圆管理。在基于芯粒的设计中,单个芯片可能由多个芯粒组成,每个芯粒组在单独的晶圆上制造。


例如,带有N个芯片的XPU需要N个晶圆,从而使制造、测试和组装流程复杂化。通过异构集成将这些不同的晶片合并成一个内聚封装会提升复杂性、时间敏感性,并增加出错的可能性。


此外,管理每个设计中的多个晶片的成本也是一个重大障碍,对基于芯粒的方法的经济可行性提出了挑战。


举例说明:考虑一家使用芯粒技术开发高性能图形处理器(GPU)的半导体公司。GPU由多个芯粒组组成,每个芯粒分别负责着色器处理、内存管理和渲染等特定功能。


为了最大限度地提高晶圆管理的效率并降低成本,公司采用了先进的调度算法,在专用晶圆上优化每个芯粒的生产。


这一策略有助于简化制造流程,确保每个晶片都符合所需的规格,从而提高生产流水线的成本效益。


产量挑战:提高芯片制造的良率


良率管理是半导体制造的一个重要方面,而芯片组则为这一过程带来了新的复杂性。


虽然将面积较大的单一芯片拆分为设计复杂度较低的芯粒看似具有良率上的优势,但随着芯粒数量的增加,良率检查流程变得越来越耗时耗力。管理多个芯粒的规格会使良率优化过程变得更加复杂。


为缓解这一问题,有人建议将较大的功能块合并到单个芯粒中,但在实现和管理所需良率方面仍存在挑战。


业界必须解决这些良率难题,使芯片真正成为传统单一集成芯片设计的可行替代方案。


举例说明:一家半导体制造商正在生产用于下一代人工智能(AI)处理器的芯粒。


该公司认识到与多芯粒相关的良率挑战,因此投资于先进的机器学习算法,以分析每次生产运行的数据。


通过利用预测分析,制造商可以在生产流程早期发现潜在的良率问题,从而进行主动调整,优化生产条件。


这种方法不仅提高了整体生产率,还确保了最终的芯粒产品符合质量标准,降低了与产量相关的挫败发生的可能性。


测试效率:简化流程,实现最佳性能


芯粒的测试效率是另一个重大障碍。由于每个芯粒都位于一个单独的晶圆上,因此测试过程成为整个开发流程中一个关键的资源密集型环节。


整合多个晶片上分割出来的芯粒以创建最终硅芯片的做法扩大了测试要求,需要额外的资源和测试硬件。由此导致的测试成本增加。使人们对基于芯粒的设计与传统集成方法相比的整体上是否更为“经济”产生了疑问。


业界必须开发简化的测试流程,以优化效率并最大限度地降低与芯粒测试相关的成本。


举例说明:试想一家科技巨头正在为智能手机开发基于芯粒的片上系统(SoC)。由于众多芯粒提供不同的功能,测试效率成为一个关键问题。


该公司实施了一个全面的自动测试框架,该框架集成了每个芯片的独特测试要求。该框架允许同时测试多个芯粒,大大减少了测试时间和资源需求。


因此,该公司实现了更高效的测试流程,确保了基于芯粒的SoC的可靠性和性能。


成本影响:平衡创新与经济性


芯粒的使用改变了半导体制造的成本变化。由于管理多个晶片固有的复杂性,制造、测试和组装芯片的成本不断攀升。


要让芯粒成为昂贵的集成芯片设计替代品,平衡这些成本至关重要。虽然芯粒被定位为“超越摩尔”的解决方案,但成本优化对其能否被广泛接受至关重要。


我们面临的挑战是,能够控制设计达到光罩极限尺寸的芯片所增长的成本,并保持基于芯粒的方法的经济可行性。


举例说明:一家初创公司率先采用芯粒技术,为边缘计算设备提供经济高效的解决方案。由于认识到管理多个晶片对成本的影响,这家新公司采用了模块化设计方法。


通过开发可在不同产品线中重复使用的标准化模块化的芯粒,该公司最大限度地减少了对定制制造工艺的需求,从而降低了总体成本。


这种方法使这家初创公司能够平衡芯粒设计的创新性和经济性,从而使其产品在市场上具有竞争力。


人力需求:组建面向未来的专家团队


采用芯粒的一个较少讨论但同样重要的方面是对人力资源需求。


要开发和管理基于芯粒的设计,就需要一支技术熟练的员工队伍,他们必须具备处理多个芯粒错综复杂问题的专业知识,这就增加了整体开发成本。


与单芯片集成的方法相比,基于芯粒的设计需要更广泛的人才库,这也是企业必须仔细权衡的经济因素。


举例说明:一家半导体研究所处于芯粒技术开发的前沿。该研究所深知熟练劳动力的重要性,因此与大学合作开设了芯粒设计和制造的专业课程。


通过积极促进未来工程师和研究人员的教育和培训,该研究所确保了具备芯粒设计所需专业知识人才的稳定供应。


这种积极主动的人力资源建设方式,才能满足了芯粒领域对专业技术人才的需求。


结论:采用芯粒是半导体设计的未来


在充满活力的半导体设计领域,克服5个关键障碍对芯粒技术的广泛应用至关重要。探索业界如何应对这些挑战、促进创新并重塑半导体设计和制造的未来。了解芯粒技术如何成为行业变革的驱动力。


要解锁芯粒技术的潜力,在充满活力的半导体创新世界中保持领先地位,需要深入了解如何利用充分优化的芯粒来完成集成芯片设计将面临的挑战和解决方案。


image.png


注:本文来源半导体芯闻,版权原作者所有,如侵犯你的权益,我们将第一时间删除。

行业资讯